Denne app er en komplet gratis håndbog af VLSI Design, som dækker vigtige emner, noter, materialer på kurset.
den har mere end 90 emner af VLSI Design i detaljer. Disse emner er opdelt i 5 enheder.
Det er en del af elektronik- og kommunikationsingeniøruddannelsen, som bringer vigtige emner, notater, nyheder og blog om emnet. Download appen som en hurtig referenceguide og e-bog om dette elektronik- og kommunikationsingeniørfag.
Appen er designet til hurtig læring, revisioner, referencer på tidspunktet for eksamener og interviews.
Denne app dækker de fleste relaterede emner og detaljeret forklaring med alle de grundlæggende emner.
Nogle af emnerne dækket i denne tekniske e-bog er:
1. Halvlederhukommelser: Introduktion og typer
2. Read Only Memory (ROM)
3. DRAM-celle med tre transistorer
4. En transistor DRAM-celle
5. Flash-hukommelse
6. Low - Power CMOS Logic Circuits: Introduktion
7. Design af CMOS invertere
8. MOS-invertere: introduktion til koblingskarakteristika
9. Scanningsbaserede teknikker
10. Indbygget selvtest (BIST) teknikker
11. Historisk udsigt til VLSI Design: Moores lov
12. Klassificering af CMOS digitale kredsløbstyper
13. Et kredsløbsdesigneksempel
14. VLSI Design metodikker
15. VLSI Design flow
16. Designhierarki
17. Begrebet regularitet, modularitet og lokalitet
18. CMOS fremstilling
19. Fremstillingsprocesflow: Grundlæggende trin
20. Fremstilling af nMOS-transistoren
21. CMOS-fremstilling: p-brønd-proces
22. CMOS fremstilling: n-brønd proces
23. CMOS-fremstilling: proces med dobbelt kar
24. Stick diagrammer og maske layout design
25. MOS-transistor: fysisk struktur
26. MOS-systemet under ekstern bias
27. Struktur og drift af MOSFET
28. Tærskelspændingen
29. Strømspændingskarakteristika for MOSFET
30. Mosfet-skalering
31. Effekter af skalering
32. Små geometrieffekter
33. MOS Kapacitanser
34. MOS inverter
35. Spændingsoverførselskarakteristika (VTC) for MOS-inverter
36. Invertere med n-type MOSFET-belastning
37. Resistiv belastningsinverter
38. Design af depletion-load invertere
39. CMOS inverter
40. Definitioner af forsinkelsestid
41. Beregning af forsinkelsestider
42. Inverterdesign med forsinkelsesbegrænsninger: Eksempel
43. Combinational MOS Logic Circuits: introduktion
44. MOS-logiske kredsløb med udtømning nMOS-belastninger: To-input NOR-port
45. MOS-logiske kredsløb med udtømning nMOS-belastninger: Generaliseret NOR-struktur med flere input
46. MOS-logiske kredsløb med udtømning nMOS-belastninger: Transient analyse af NOR-port
47. MOS-logiske kredsløb med udtømning nMOS-belastninger: NAND-port med to indgange
48. MOS-logiske kredsløb med udtømning nMOS-belastninger: Generaliseret NAND-struktur med flere input
49. MOS-logiske kredsløb med udtømning nMOS-belastninger: Transient analyse af NAND-gate
50. CMOS logiske kredsløb: NOR2 (2 input NOR) gate
51. CMOS NAND2 (to input NAND) port
52. Layout af Simple CMOS Logic Gates
53. Komplekse logiske kredsløb
54. Komplekse CMOS logiske porte
55. Layout af komplekse CMOS Logic Gates
56. AOI og OAI Gates
57. Pseudo-nMOS-porte
58. CMOS Full-Adder Circuit & carry ripple adder
59. CMOS Transmission Gates (Pass Gates)
60. Komplementær Pass-Transistor Logic (CPL)
61. Sekventielle MOS logiske kredsløb: Introduktion
62. Bistabile elementers opførsel
63. SR-låsekredsløbet
64. Uret SR-lås
65. Uret JK Lås
66. Master-Slave Flip-Flop
67. CMOS D-Latch og Edge-triggered flip-flop
68. Dynamiske logiske kredsløb: Introduktion
69. Grundlæggende principper for pass-transistorkredsløb
Alle emner er ikke opført på grund af karakterbegrænsninger.
Hvert emne er komplet med diagrammer, ligninger og andre former for grafiske repræsentationer for bedre indlæring og hurtig forståelse.
Denne app er nyttig til hurtig reference. Revisionen af alle koncepter kan afsluttes inden for flere timer ved hjælp af denne app.
I stedet for at give os en lavere vurdering, bedes du sende os dine spørgsmål, problemer og give os værdifulde vurderinger og forslag, så vi kan overveje det til fremtidige opdateringer. Vi løser dem gerne for dig.