Denne appen er en komplett gratis håndbok for VLSI Design som dekker viktige emner, notater, materialer på kurset.
den har mer enn 90 emner av VLSI Design i detalj. Disse emnene er delt inn i 5 enheter.
Det er en del av elektronikk- og kommunikasjonsingeniørutdanningen som bringer viktige emner, notater, nyheter og blogg om emnet. Last ned appen som hurtigreferanse og e-bok om dette emnet innen elektronikk og kommunikasjonsteknikk.
Appen er designet for rask læring, revisjoner, referanser på tidspunktet for eksamener og intervjuer.
Denne appen dekker de fleste relaterte emner og detaljert forklaring med alle de grunnleggende emnene.
Noen av emnene som dekkes i denne tekniske e-boken er:
1. Halvlederminner: Introduksjon og typer
2. Skrivebeskyttet minne (ROM)
3. DRAM-celle med tre transistorer
4. En transistor DRAM-celle
5. Flash-minne
6. Low - Power CMOS Logic Circuits: Introduksjon
7. Design av CMOS-omformere
8. MOS-invertere: introduksjon til svitsjegenskaper
9. Skannebaserte teknikker
10. Teknikker for innebygd selvtest (BIST).
11. Historisk prospekt for VLSI Design: Moores lov
12. Klassifisering av CMOS digitale kretstyper
13. Et kretsdesigneksempel
14. VLSI-designmetodikk
15. VLSI Design flyt
16. Designhierarki
17. Konsept for regularitet, modularitet og lokalitet
18. CMOS-fabrikasjon
19. Fremstillingsprosessflyt: Grunnleggende trinn
20. Fremstilling av nMOS-transistoren
21. CMOS-fabrikasjon: p-brønnprosess
22. CMOS-fabrikasjon: n-brønnprosess
23. CMOS-fabrikasjon: twin tub-prosess
24. Stick diagrammer og maske layout design
25. MOS-transistor: fysisk struktur
26. MOS-systemet under ekstern skjevhet
27. Struktur og drift av MOSFET
28. Terskelspenningen
29. Strømspenningsegenskaper til MOSFET
30. Mosfet-skalering
31. Effekter av skalering
32. Små geometrieffekter
33. MOS-kapasitanser
34. MOS inverter
35. Spenningsoverføringsegenskaper (VTC) til MOS-omformer
36. Invertere med n-type MOSFET-belastning
37. Resistiv lastinverter
38. Design av depletion-load invertere
39. CMOS-omformer
40. Definisjoner av forsinkelsestid
41. Beregning av forsinkelsestider
42. Inverterdesign med forsinkelsesbegrensninger: Eksempel
43. Combinational MOS Logic Circuits: introduksjon
44. MOS-logiske kretser med uttømming nMOS-belastninger: NOR-port med to innganger
45. MOS-logiske kretser med uttømming nMOS-belastninger: Generalisert NOR-struktur med flere innganger
46. MOS-logiske kretser med uttømming nMOS-belastninger: Transient analyse av NOR-port
47. MOS-logiske kretser med uttømming nMOS-belastninger: NAND-port med to innganger
48. MOS-logiske kretser med uttømming nMOS-belastninger: Generalisert NAND-struktur med flere innganger
49. MOS-logiske kretser med uttømming nMOS-belastninger: Transient analyse av NAND-port
50. CMOS logiske kretser: NOR2 (2 inngangs NOR) port
51. CMOS NAND2 (NAND-port med to innganger).
52. Layout av enkle CMOS Logic Gates
53. Komplekse logiske kretser
54. Komplekse CMOS logiske porter
55. Layout av komplekse CMOS-logikkporter
56. AOI og OAI Gates
57. Pseudo-nMOS-porter
58. CMOS Full-Adder Circuit & carry ripple adder
59. CMOS-overføringsporter (passporter)
60. Komplementær Pass-Transistor Logic (CPL)
61. Sekvensielle MOS-logiske kretser: Introduksjon
62. Oppførsel av bistabile elementer
63. SR-låsekretsen
64. Klokket SR-lås
65. Klokket JK Latch
66. Master-Slave Flip-Flop
67. CMOS D-Latch og Edge-Triggered Flip-Flop
68. Dynamiske logiske kretser: Introduksjon
69. Grunnleggende prinsipper for passerende transistorkretser
Alle emner er ikke oppført på grunn av tegnbegrensninger.
Hvert emne er komplett med diagrammer, ligninger og andre former for grafiske representasjoner for bedre læring og rask forståelse.
Denne appen vil være nyttig for rask referanse. Revisjonen av alle konsepter kan fullføres innen flere timer ved å bruke denne appen.
I stedet for å gi oss en lavere vurdering, vennligst send oss dine spørsmål, problemer og gi oss verdifull vurdering og forslag, slik at vi kan vurdere det for fremtidige oppdateringer. Vi løser dem gjerne for deg.