VLSI Design

Engineering Wale Baba

Obsahuje reklamy

Informácie o aplikácii

Táto aplikácia je kompletnou bezplatnou príručkou dizajnu VLSI, ktorá pokrýva dôležité témy, poznámky a materiály o kurze.

podrobne obsahuje viac ako 90 tém dizajnu VLSI. Tieto témy sú rozdelené do 5 jednotiek.

Je súčasťou vzdelávania v oblasti elektroniky a komunikačného inžinierstva, ktoré prináša dôležité témy, poznámky, novinky a blog na túto tému. Stiahnite si aplikáciu ako rýchlu referenčnú príručku a elektronickú knihu na túto tému elektroniky a komunikačného inžinierstva.

Aplikácia je určená na rýchle učenie, revízie, referencie v čase skúšok a pohovorov.

Táto aplikácia pokrýva väčšinu súvisiacich tém a podrobné vysvetlenie so všetkými základnými témami.

Niektoré z tém obsiahnutých v tejto inžinierskej elektronickej knihe sú:

1. Polovodičové pamäte :Úvod a typy
2. Pamäť iba na čítanie (ROM)
3. Bunka DRAM s tromi tranzistormi
4. Jeden tranzistorový článok DRAM
5. Flash pamäť
6. Nízkoenergetické logické obvody CMOS: Úvod
7. Návrh CMOS meničov
8. Invertory MOS: úvod do spínacích charakteristík
9. Techniky založené na skenovaní
10. Techniky vstavaného samotestu (BIST).
11. Historická perspektíva dizajnu VLSI: Mooreov zákon
12. Klasifikácia typov digitálnych obvodov CMOS
13. Príklad návrhu obvodu
14. Metodiky návrhu VLSI
15. Návrhový tok VLSI
16. Hierarchia dizajnu
17. Koncepcia pravidelnosti, modulárnosti a lokality
18. Výroba CMOS
19. Priebeh výrobného procesu: Základné kroky
20. Výroba tranzistora nMOS
21. Výroba CMOS: proces p-well
22. Výroba CMOS: n-jamkový proces
23. Výroba CMOS: proces s dvojitou vaňou
24. Nálepkové diagramy a návrh rozloženia masky
25. MOS tranzistor: fyzikálna štruktúra
26. Systém MOS pod vonkajšou zaujatosťou
27. Štruktúra a činnosť MOSFET
28. Prahové napätie
29. Prúdové napäťové charakteristiky MOSFET
30. Mosfet škálovanie
31. Účinky škálovania
32. Malé geometrické efekty
33. Kapacity MOS
34. Invertor MOS
35. Charakteristiky prenosu napätia (VTC) meniča MOS
36. Invertory so záťažou MOSFET typu n
37. Odporový menič záťaže
38. Návrh invertorov vyčerpania a zaťaženia
39. Invertor CMOS
40. Definície oneskorenia
41. Výpočet časov oneskorenia
42. Návrh meniča s obmedzeniami oneskorenia: Príklad
43. Kombinované logické obvody MOS: úvod
44. Logické obvody MOS s vyčerpaným zaťažením nMOS: Dvojvstupová brána NOR
45. Logické obvody MOS s vyčerpaním zaťaženia nMOS: Zovšeobecnená štruktúra NOR s viacerými vstupmi
46. ​​Logické obvody MOS s vyčerpaným zaťažením nMOS: Prechodová analýza hradla NOR
47. Logické obvody MOS s vyčerpaným zaťažením nMOS: Dvojvstupová brána NAND
48. Logické obvody MOS s vyčerpaním zaťaženia nMOS: Zovšeobecnená štruktúra NAND s viacerými vstupmi
49. Logické obvody MOS s vyčerpaním zaťaženia nMOS: Analýza prechodových javov brány NAND
50. Logické obvody CMOS : hradlo NOR2 (dvojvstupové NOR ).
51. Brána CMOS NAND2 (dvojvstupové NAND).
52. Usporiadanie jednoduchých logických brán CMOS
53. Komplexné logické obvody
54. Komplexné logické brány CMOS
55. Usporiadanie komplexných logických brán CMOS
56. Brány AOI a OAI
57. Brány Pseudo-nMOS
58. CMOS Full-Adder Circuit & carry zvlnenie
59. Prenosové brány CMOS (priepustné brány)
60. Complementary Pass-Transistor Logic (CPL)
61. Sekvenčné logické obvody MOS: Úvod
62. Správanie bistabilných prvkov
63. Západkový obvod SR
64. Clocked SR Latch
65. Taktovaný JK Latch
66. Klopný obvod Master-Slave
67. CMOS D-Latch a hranou spúšťaný klopný obvod
68. Dynamické logické obvody: Úvod
69. Základné princípy prechodových tranzistorových obvodov

Všetky témy nie sú uvedené z dôvodu obmedzenia počtu znakov.

Každá téma je doplnená o diagramy, rovnice a iné formy grafických znázornení pre lepšie učenie a rýchle pochopenie.

Táto aplikácia bude užitočná pre rýchlu orientáciu. Revízia všetkých konceptov môže byť dokončená do niekoľkých hodín pomocou tejto aplikácie.

Namiesto nižšieho hodnotenia nám pošlite e-mailom svoje otázky, problémy a poskytnite nám hodnotné hodnotenie a návrhy, aby sme to mohli zvážiť pre budúce aktualizácie. Radi ich za vás vyriešime.