ASIC and FPGA Verification: A Guide to Component Modeling
Richard Munden
अक्तू॰ 2004 · Elsevier
4.0star
2 समीक्षाएं
ई-बुक
336
पेज
family_home
योग्य
info
मुफ़्त नमूना
इस ई-बुक के बारे में जानकारी
Richard Munden demonstrates how to create and use simulation models for verifying ASIC and FPGA designs and board-level designs that use off-the-shelf digital components. Based on the VHDL/VITAL standard, these models include timing constraints and propagation delays that are required for accurate verification of today’s digital designs. ASIC and FPGA Verification: A Guide to Component Modeling expertly illustrates how ASICs and FPGAs can be verified in the larger context of a board or a system. It is a valuable resource for any designer who simulates multi-chip digital designs.
*Provides numerous models and a clearly defined methodology for performing board-level simulation.*Covers the details of modeling for verification of both logic and timing. *First book to collect and teach techniques for using VHDL to model "off-the-shelf" or "IP" digital components for use in FPGA and board-level design verification.
आप अपने कंप्यूटर के वेब ब्राउज़र का उपयोग करके Google Play पर खरीदी गई ऑडियो किताबें सुन सकते हैं.
eReaders और अन्य डिवाइस
Kobo ई-रीडर जैसी ई-इंक डिवाइसों पर कुछ पढ़ने के लिए, आपको फ़ाइल डाउनलोड करके उसे अपने डिवाइस पर ट्रांसफ़र करना होगा. ई-रीडर पर काम करने वाली फ़ाइलों को ई-रीडर पर ट्रांसफ़र करने के लिए, सहायता केंद्र के निर्देशों का पालन करें.